作為DDR的接班人，DDR-Ⅱ在規(guī)范制定之初就引起了廣泛的關(guān)注，進入2002年，三星、Elpida、Hynix、Micron等都相繼發(fā)布了DDR -Ⅱ芯片（最早由三星在5月28日發(fā)布），讓人覺得DDR-Ⅱ突然和我們近了。可是，DDR-Ⅱ規(guī)范卻一直沒有正式公開，在JEDEC上仍只有一篇ATi 技術(shù)人員寫的，在目前看來有些內(nèi)容都已過時的簡要介紹。
原來，DDR-Ⅱ標準到2002年10月完成度也沒有達到100%（廠商透露大約為95%），而上述廠商所推出的芯片也在不斷的修改中，預(yù)計正式的規(guī)范將在明年第一季度推出。不過，DDR-Ⅱ的主體設(shè)計已經(jīng)完成，不會有大的改動，所以通過這些“試驗性”芯片，我們?nèi)钥烧莆誅DR-Ⅱ的主要信息。
DDR-Ⅱ相對于DDR 的主要改進如下：
DDR-Ⅱ與目前的DDR對比表
由于DDR-Ⅱ相對DDR-I的設(shè)計變動并不大，因此很多操作就不在此詳細介紹了，本文重點闡述DDR-Ⅱ的一些重要變化。
一、 DDR-Ⅱ內(nèi)存結(jié)構(gòu)
DDR-Ⅱ內(nèi)存的預(yù)取設(shè)計是4bit，通過DDR的講述，大家現(xiàn)在應(yīng)該知道是什么意思了吧。
上文已經(jīng)說過，SDRAM有兩個時鐘，一個是內(nèi)部時鐘，一個是外部時鐘。在SDRAM與DDR時代，這兩個時鐘頻率是相同的，但在DDR-Ⅱ內(nèi)存中，內(nèi)部時鐘變成了外部時鐘的一半。以DDR-Ⅱ 400為例，數(shù)據(jù)傳輸頻率為400MHz（對于每個數(shù)據(jù)引腳，則是400Mbps/pin），外部時鐘頻率為200MHz，內(nèi)部時鐘頻率為100MHz。因為內(nèi)部一次傳輸?shù)臄?shù)據(jù)就可供外部接口傳輸4次，雖然以DDR方式傳輸，但數(shù)據(jù)傳輸頻率的基準——外部時鐘頻率仍要是內(nèi)部時鐘的兩倍才行。就如RDRAM PC800一樣，其內(nèi)部時鐘頻率也為100MHz，是傳輸頻率的1/8。
DDR-Ⅱ、DDR與SDRAM的操作時鐘比較
所以，當預(yù)取容量超過接口一次DDR的傳輸量時，內(nèi)部時鐘必須降低（除非數(shù)據(jù)傳輸不是DDR方式，而是一個時鐘周期4次）。如果內(nèi)部時鐘也達到 200MHz，那外部時鐘也要達到400MHz，這會使成本有大幅度提高。因此，DDR-Ⅱ雖然實現(xiàn)了4-bit預(yù)取，但在實際效能上，與DDR是一樣的。在上面那幅比較圖中，可以看出廠商們的一種誤導(dǎo)，它雖然表示出在相同的核心頻率下，DDR-Ⅱ達到了兩倍于DDR的的帶寬，但前提是DDR-Ⅱ的外部時鐘頻率也是DDR和SDRAM的兩倍。在DDR的時鐘頻率已經(jīng)達到166/200MHz的今天，再用100MHz去比較，顯然意義不大。這點也請大家們注意識別，上圖更多的是說明DDR-Ⅱ內(nèi)外時鐘的差異。畢竟內(nèi)部時鐘由外部決定，所以外部時鐘才是比較的根本基準。
總之，現(xiàn)在大家要明確認識，在外部時鐘頻率相同的情況下，DDR-Ⅱ與DDR的帶寬一樣。
二、 DDR-Ⅱ的新操作與新時序設(shè)計
1、片外驅(qū)動調(diào)校（OCD，Off-Chip Driver）
DDR-Ⅱ內(nèi)存在開機時也會有初始化過程，同時在EMRS中加入了新設(shè)置選項，由于大同小異，在此就不多說了。在EMRS階段，DDR-Ⅱ加入了可選的 OCD功能。OCD的主要用意在于調(diào)整I/O接口端的電壓，來補償上拉與下拉電阻值。目的是讓DQS與DQ數(shù)據(jù)信號之間的偏差降低到最小。調(diào)校期間，分別測試DQS高電平/DQ高電平，與DQS低電平/DQ高電平時的同步情況，如果不滿足要求，則通過設(shè)定突發(fā)長度的地址線來傳送上拉/下拉電阻等級（加一檔或減一檔），直到測試合格才退出OCD操作。
OCD的作用在于調(diào)整DQS與DQ之間的同步，以確保信號的完整與可靠性
不過，據(jù)一些廠商的技術(shù)人員介紹，一般情況下有DQS#（差分DQS時）就基本可以保證同步的準確性，而且OCD的調(diào)整對其他操作也有一定影響，因此在普通臺式機上不需要用OCD功能，它一般只會出現(xiàn)在高端產(chǎn)品中，如對數(shù)據(jù)完整性非常敏感的服務(wù)器等。
2、片內(nèi)終結(jié)（ODT，On-Die Termination）
所謂的終結(jié)，就是讓信號被電路的終端被吸收掉，而不會在電路上形成反射，造成對后面信號的影響。在DDR時代，控制與數(shù)據(jù)信號的終結(jié)在主板上完成，每塊 DDR主板在DIMM槽的旁邊都會有一個終結(jié)電壓島的設(shè)計，它主要由一排終結(jié)電阻構(gòu)成。長期以來，這個電壓島一直是DDR主板設(shè)計上的一個難點。而ODT 的出現(xiàn)，則將這個難點消滅了。
顧名思義，ODT就是將終結(jié)電阻移植到了芯片內(nèi)部，主板上不在有終結(jié)電路。ODT的功能與禁止由北橋芯片控制，ODT所終結(jié)的信號包括DQS、RDQS （為8bit位寬芯片增設(shè)的專用DQS讀取信號，主要用來簡化一個模組中同時使用4與8bit位寬芯片時的控制設(shè)計）、DQ、DM等。需要不需要該芯片進行終結(jié)由北橋控制。那么具體的終結(jié)操作如果實現(xiàn)呢？首先要確定系統(tǒng)中有幾條模組，并因此來決定終結(jié)的等效電阻值，有150和75Ω兩檔，這一切由北橋在開機進行EMRS時進行設(shè)置。
在向內(nèi)存寫入時，如果只有一條DIMM，那么這條DIMM就自己進行終結(jié)，終結(jié)電阻等效為150Ω。如果為兩條DIMM，一條工作時，另一條負責終結(jié)，但等效電阻為75Ω
在從內(nèi)存讀出時，終結(jié)操作也將在北橋內(nèi)進行，如果有兩條DIMM，不工作的那一條將會終結(jié)信號在另一方向的余波，等效電阻也因DIMM的數(shù)量而有兩種設(shè)置
兩個DIMM在交錯工作中的ODT情況，第一個模組工作時，第二個模組進行終結(jié)操作，等第二個模組工作時，第一個模組進行終結(jié)操作
現(xiàn)在我們應(yīng)該基本了解了ODT的功能，它在很大程度上減少了內(nèi)存芯片在讀取時的I/O功率消耗，并簡化了主板的設(shè)計，降低了主板成本。而且ODT也要比主板終結(jié)更及時有效，從而也成為了提高信號質(zhì)量的重要功能，這有助于降低日后DDR-Ⅱ進一步提速的難度。但是，由于為了確保信號的有效終結(jié)，終結(jié)操作期將會比數(shù)據(jù)傳輸期稍長，從而多占用一個時鐘周期的時間而造成總線空閑。不過，有些廠商的技術(shù)人員稱，通過精確設(shè)置tDQSS，可以避免出現(xiàn)總線空閑。
