ODT （ On-DieTermination ，片內終結）
ODT 也是 DDR2 相對于 DDR1 的關鍵技術突破，所謂的終結（端接），就是讓信號被電路的終端吸
收掉，而不會在電路上形成反射， 造成對后面信號的影響。 顧名思義， ODT 就是將端接電阻移植
到了芯片內部，主板上不再有端接電路。在進入DDR 時代， DDR 內存對工作環(huán)境提出更高的要求，如
果先前發(fā)出的信號不能被電路終端完全吸收掉而在電路上形成反射現(xiàn)象， 就會對后面信號的影響造成
運算出錯。因此目前支持DDR主板都是通過采用終結電阻來解決這個問題。 由于每根數(shù)據線至少需要
一個終結電阻， 這意味著每塊DDR 主板需要大量的終結電阻， 這也無形中增加了主板的生產成本 ,
而且由于不同的內存模組對終結電阻的要求不可能完全一樣，也造成了所謂的“內存兼容性問題”。
而在DDR-II 中加入了 ODT功能，當在DRAM 模組工作時把終結電阻器關掉， 而對于不工作的 DRAM 模
組則進行終結操作，起到減少信號反射的作用，如下圖二所示。ODT 的功能與禁止由主控芯片控制，
在開機進行 EMRS 時進行設置， ODT 所終結的信號包括 DQS 、DQS# 、DQ 、DM 等。這樣可以產生
更干凈的信號品質，從而產生更高的內存時鐘頻率速度。而將終結電阻設計在內存芯片之上還可以簡
化主板的設計，降低了主板的成本， 而且終結電阻器可以和內存顆粒的“特性”相符， 從而減少內
存與主板的兼容問題的出現(xiàn)
圖二 0DT端接示意圖
ZQ 校準
如下圖三所示， ZQ 是DDR3一個新增的引腳，在這個引腳上接有一個 240 歐姆的低公差參考電阻。
這個引腳通過一個命令集，通過片上校準引擎（ ODCE ，On-DieCalibrationEngine ）來自動校
驗數(shù)據輸出驅動器導通電阻與 ODT 的終結電阻值。 當系統(tǒng)發(fā)出這一指令之后， 將用相應的時
鐘周期 （在加電與初始化之后用 512 個時鐘周期，在退出自刷新操作后用 256 時鐘周期、在
其他情況下用 64個時鐘周期）對導通電阻和 ODT 電阻進行重新校準。
ODT是終端匹配，那就是要在你的信號線終端上拉一個電阻，但是這個內部電阻隨著溫度會
有些細微的變化，為了保證信號被準確的進行終端匹配，就需要ZQ了，ZQ的作用就是使用你外面
連接的，高精度240R電阻來對這個內部的電阻進行校準，
圖三 Reset 及 ZQ 引腳
外驅動調校 OCD （ Off-ChipDriver ）
OCD 是在 DDR-II 開始加入的新功能，而且這個功能是可選的，有的資料上面又叫離線驅動
調整。 OCD的主要作用在于調整 I/O 接口端的電壓，來補償上拉與下拉電阻值， 從而調整
DQS 與 DQ 之間的同步確保信號的完整與可靠性。 調校期間，分別測試 DQS 高電平和 DQ
高電平，以及 DQS 低電平和 DQ 高電平的同步情況。 如果不滿足要求，則通過設定突發(fā)長
度的地址線來傳送上拉 / 下拉電阻等級（加一檔或減一檔），直到測試合格才退出 OCD 操作，
通過 OCD 操作來減少 DQ 、 DQS的傾斜從而提高信號的完整性及控制電壓來提高信號品質。
具體調校如下圖一所示。
不過，由于在一般情況下對應用環(huán)境穩(wěn)定程度要求并不太高，只要存在差分 DQS時就基本可以
保證同步的準確性， 而且 OCD 的調整對其他操作也有一定影響， 因此 OCD 功能在普通臺式
機上并沒有什么作用，其優(yōu)點主要體現(xiàn)在對數(shù)據完整性非常敏感的服務器等高端產品領域。
圖一 OCD
VREFCA & VREFDQ
對于內存系統(tǒng)工作非常重要的參考電壓信號VREF，在DDR3系統(tǒng)中將VREF分為兩個信號。一個是為
命令與地址信號服務的VREFCA，另一個是為數(shù)據總線服務的VREFDQ，它將有效的提高系統(tǒng)數(shù)據總
線的信噪等級,如下圖四所示。
圖4
重置（Reset）
重置是DDR3新增的一項重要功能，并為此專門準備了一個引腳。這一引腳將使DDR3的初始化處理變得簡單。
當Reset命令有效時，DDR3 內存將停止所有的操作，并切換至最少量活動的狀態(tài)，以節(jié)約電力。在Reset期間，
DDR3內存將關閉內在的大部分功能，所有數(shù)據接收與發(fā)送器都將關閉，且所有內部的程序裝置將復位，
DLL（延遲鎖相環(huán)路）與時鐘電路將停止工作，甚至不理睬數(shù)據總線上的任何動靜。這樣一來，該功能將
使DDR3達到最節(jié)省電力的目的，新增的引腳如下圖三所示。
Data Mask(DM)
數(shù)據掩膜功能也稱為部分寫。只支持x8和x16配置。DM功能與DBI和TDQS功能共用相同的管腳。DM功能只用于寫操作，且不能與寫DBI功能同時使能。
應該說TDQS功能的優(yōu)先級最高，如果使能了TDQS那么DM和DBI功能都被禁止
如果禁止了TDQS功能，才允許DM和DBI發(fā)揮作用。但有點我不太明白，DBI好像沒有和TDQS及DM共用管腳啊
終端數(shù)據選通Termination Data Strobe (TDQS)
對于x8的DIMMs，每一個8位字節(jié)需要一個DQ選通道對（DQS/DQS#);對于x4的DIMMs，第半個
字節(jié)需要一對DQ選通對（DQS/DQS#)。當這兩種不同的DIMM混合應用在同一個系統(tǒng)時，DQS
的負載就會不同，這樣會造成信號完整性問題。TDQS就是為了解決這個問題的。
TDQS只用于x8 DRAM，不過TDQS還會和DM共同用用DM功能。
RDIMM0是x4 DRAM, RDIMM1是x8 DRAM, 由x4組成的RDIMM需要兩個DQ選通對，其中一對連
接到x8的RDIMM1上實現(xiàn)同樣的功能，另一個選通對對于RDIMM1是沒有用處的，但是連接到了
TDSQ對上，當使能TDQS后，可以保證所有的選通腳負載一樣。這樣保證了信號的完整性。
ZQ校準
關于ZQ校正有兩個命令ZQCL （ZQ CALIBRATION LONG )和ZQ CALIBRATION SHORT (ZQCS)
ZQCL主要用于系統(tǒng)上電初始化和器件復位，一次完整的ZQCL需要512個時鐘周期，在隨后（初始化和復位之后），校準一次的時間要減少到256周期。
ZQCS在正常操作時跟蹤連續(xù)的電壓和溫度變化，ZQCS需要64個時鐘周期。
ZQ 校準時序
在RESET之后的第一次ZQCL必須要512個時鐘（tZQINIT）周期進行一次完整的校準。在之后 ZQCL 必須要tZQOPER（256個時鐘周期）
ZQCS命令在除了ATCIVITIES的任何時間發(fā)送，
所有的BANK必須Precharged 并要滿足tRP的時間要求
